(19)日本国特許庁(JP)

(12)公開特許公報 (A) (11)特許出願公開番号

特開平4-115722

(43)公開日 平成4年(1992)4月16日

(51) Int. C1. 5

識別記号

庁内整理番号

FΙ

技術表示箇所

最終頁に続く

H 0 3 M 3/02

> H 0 3 M 3/02

	審査請求 有 	(全7頁)
(21)出願番号	特願平2-235191	(71)出願人 000000407
		ヤマハ株式会社
	平成2年(1990)9月5日	静岡県浜松市中沢町10番1号
		(72)発明者 香高 孝之
		静岡県浜松市中沢町10番1号 ヤマハ株式
		. 会社内
		(72)発明者 本目 光弘
		静岡県浜松市中沢町10番1号 ヤマハ株式
		会社内
		(72)発明者 平野 雅三
		静岡県浜松市中沢町10番1号 ヤマハ株式
		会社内
		(74)代理人 伊沢 敏昭

(54) 【発明の名称】 DA変換装置

(57)【要約】本公報は電子出願前の出願データであるた め要約のデータは記録されません。

【特許請求の範囲】

- 1、(a)オーバーサンプリングされたマルチビットのディジタル入力をデルタシグマ変調することによりビット数の低下したディジタル信号を送出するノイズシェーバと、
- (b) このノイズシェーバでのリミットサイクルを防止 すべく該ノイズシェーバの入力としてのディジタル信号 にディジタル形式の交流波形信号を加算する加算手段と
- (C) 前記ノイズシェーバからのディジタル信号を前記 10 ディジタル入力に対応したアナログ出力に変換する変換 手段とをそなえたDA変換装置において、
- (d) 前記交流波形信号を加算すべきディジタル信号の 有無を検出する検出手段と、
- (e) この検出手段の検出出力が信号無しを指示するのに応答して前記交流波形信号の加算を停止すると共に前記ノイズシェーバ内のデータをクリアし、該検出手段の検出出力が信号有りを指示するのに応答して前記交流波形信号の加算を再開する制御手段と

を設けたことを特徴とするDA変換装置。

2、前記制御手段は、前記交流波形信号の加算を停止する際該交流波形信号の振幅値を徐々に減少させると共に、前記交流波形信号の加算を再開する際該交流波形信号の振幅値を徐々に増大させるように構成されているととを特徴とする請求項1記載のDA変換装置。

【発明の詳細な説明】

[産業上の利用分野]

この発明は、オーバーサンプリング技術及びノイズシェービング(デルタシグマ変調)技術を利用したDA変換装置に関し、特にノイズシェーバでのリミットサイクル 30 を防止する技術に関するものである。

[発明の概要]

この発明は、ノイズシェーパの人力としてのディジタル信号にディジタル形式の交流波形信号を加算してノイズシェーパでのリミットサイクルを防止する回路において、交流波形信号を加算すべきディジタル信号の有無を検出し、信号無しのときは交流波形信号の加算を停止すると共にノイズシェーバ内のデータをクリアすることにより無信号時のノイズ低減を図ったものである。

[従来の技術]

従来、オーバーサンプリング技術及びノイズシェービング技術を利用したDA変換装置としては、第5図に例示したものが提案されている。

第5図において、1 Oはマルチビットのディジタル人力 DIをオーバーサンプリングするディジタルフィルタ、 1 2はフィルタ1 0からのマルチビットのディジタル信 号Aを一方の人力とする加算器、1 4はディジタル形式 の交流波形信号りを加算器 1 2に他方の入力として供給 するデイザー16は加算器 1 2の加算出力としてのマル チビットのディジタル信号 4 1をデルタシグマ空間(色 積分処理)することによりビット数の低下したディジタル信号Bを送出するノイズシェーパ(デルタシグマ変調器)、18はノイズシェーパ16からのディジタル信号Bを構成するパルスを整形用クロック信号に応じて波形整形する波形整形回路、20は周波数fsを有するシステムクロック信号 φ5を発生するクロック発生器、22は回路18からのパルス出力Cをろ渡して入力DIに対応したアナログ出力AOに変換するローパスフィルタ(LPF)である。

ー点鎖線ICで取込んだ回路部は、モノリシック又はハイブリッド形式の集積回路として構成され、1パツケージ内に配置されるもので、20Aはクロック発生器20に対して外付けされる水晶振動子である。場合によっては、ディジタルフィルタ10及びその関連部分(破線で囲んだ部分)も含めて集積回路化が行なわれる。

ディジタル人力DIは、一例として各サンプル毎に16 ビット (1 ワード) のデータを含む波形データであり、データ送付周波数は44. 1 にHz である。また、システムクロック信号 ϕ 8 の周波数は、16. 9 MHz であり、ディジタルフィルタ10 からノイズシェーパ16 へのデータ送付周波数は、通常 fs/2 (例えば8. 45 MHz) である。

ノイズシェーパ16は、オーバーサンプリング周波数換においてオーバーサンプリング周波数を下げるために設けられたものである。ノイズシェーパ16として1次又は2次のノイズシェーパを用いた場合には、ノイズシェーパ出力Bとしてパルス密度変調(ピットストリーム)出力が得られ、3次以上のノイズシェーパを用いた場合には出力Bとしてパルス幅変調出力が得られる。

30 ノイズシェーパ16では、ディジタル信号がビット数を下げた表現に変換されるが、このような変換によって生ずる誤差はノイズとなり、高い周波数領域はど大きくなる一方、注目する可聴周波数帯域内のノイズは満足な程度に低くなる。すなわち、第6図は、ノイズシェーパ16の理想出力のパワースペクトラムを示すもので、ノイズシェービングによるノイズパワーは、f*/2の近傍の高周波領域で最大である。また、低周波領域の単色の鋭いパワー成分P、は、人力ディジタル信号成分にサイン波となるものを与えた場合に得られるものであり、パ40ワー成分Pbは、システムクロック信号。、によるものである。

ノイズシェーパ出力Bには、ディジタル処理を受けた際のゆらぎにより理想状態に諸々のノイズが加わっているので、出力Bを直接LPF22でアナログ出力に変換するとノイズ成分により誤差が生ずる。そこで、ノイズシェーパ出力Bを波形整形回路18でシステムクロック信号 ゆ9に基づいて波形整形してからLPF22に供給することによりノイズ成分による誤差を軽減している。

するデイザー16は加算器12の加算出力としてのマル 加算器12及びデイザー14は、ノイズシェーパ16に チビットのディジタル信号A1をデルタシグマ変調(微 50 おいてリミットサイクルが発生するのを防止するために 設けられたものである。ノイズシェーパ16は、例えば第2図に示すような一次のデルタシグマ変調器により構成されるが、システムクロック信号 φ 5 が 1 "、"0"を繰返すのに伴い出力データが入力側に負帰還され、これに応じて積分器内のレジスタの内容が変化する。ノイズシェーバ人力として直流レベルに対応するディジタル信号が入力されると、直流レベルに応じた繰返し周波数でレジスタの内容が変化し、出力に交流が現われ、この交流がリミットサイクル又はアイドリングパターンと呼ばれるものである。リミットサイクルの周波数は、直流 10レベルが小さいほど低く、微少な直流レベルでは可聴周波数帯域に入ることもある。リミットサイクルは、DA変換にとっては、不要な発振が出力に加わるので有害なものである。

第5図の回路では、リミットサイクルを防止するため、加算器12においてディジタル信号Aに対してデイザー14からの交流波形信号りを加算して直流成分をかき乱し、それによってリミットサイクルのエネルギーが一周波数に集中しないようにしている。交流波形信号りとしては、200~600KHz位の周波数で-12~-2 200dB位のレベルの方形波信号を用いるのが一般的である。

[発明が解決しようとする課題]

上記した従来のリミットサイクル防止技術によると、入力信号が無信号の状態でも加算器12には交流波形信号りが加わっており、この信号りが加算出力A1としてノイズシェーバ16に供給される。このため、ノイズシェーパ16の出力は、ノイズが増大し、無信号時のS/N比として120dB以上を得ることは困難であフた。この発明の目的は、上記したようなオーバーサンプリング型DA変換装置において、無信号時のノイズを低減することにある。

[課題を解決するための手段]

この発明は、上記したようなオーバーサンプリング型DA変換装置において、リミットサイクル防止用の交流波形信号を加算すべきディジタル信号の有無を検出する検出手段と、この検出手段の検出出力が信号無しを指示するのに応答して前記交流波形信号の加算を停止すると共に前記ノイズシェーバ内のデータをクリアし、該検出手段の・検出出力が信号有りを指示するのに応答して前記40交流波形信号の加算を再開する制御手段とを設けたことを特徴とするものである。

このような構成において、制御手段は、前記交流波形信号の加算を停止する際該交流波形信号の振幅値を徐々に減少させると共に、前記交流波形信号の加算を再開する 際該交流波形信号の振幅値を徐々に増大させるように構成してもよい。

[作用]

この発明の構成によれば、ディジタル信号が無信号の状態になると、検出手段からの検出出力に基づいて制御手 50

段が交流波形信号の加算を停止すると共にノイズシェーパ内のデータをクリアする。従って、ノイズシェーパ内で帰還動作が行なわれても、レジスタ内容は常にゼロ状態となり、ノイズは極小となる。

この後、ディジタル信号が有信号の状態になると、検出 手段からの検出出力に応じて制御手段が交流波形信号の 加算を再開する。このため、ディジタル信号として直流 レベルに対応したものが人力されてもリミットサイクル は発生しない。

また、上記したように交流波形信号の加算停止及び加算 再開の際に交流波形信号の振幅値を徐々に変更制御する と、デイザー動作のオン/オフに伴うノイズ発生を回避 でき、一層の低ノイズ化を達成できる。

[実施例]

第1図は、この発明の一実施例によるリミットサイクル 防止回路を示すもので、第5図と同様の部分には同様の 符号を付して詳細な説明を省略する。

/ s 1 図の回路の特徴とするところは、ディジタルフィルタ1 Oの出力Aを入力とする無信号検出回路 3 0 を設けると共に交流波形信号りの通路に制御スイッチ 3 2 を設け、検出回路 3 0 からの検出出力NSに応じて制御スイッチ 3 2 及びノイズシェーパ 1 6 を制御するようにしたことである。

検出回路30がフィルタ10の出力Aに基づいてディジタル信号無しを検出すると、検出出力NSが"1"になり、これに応じて制御スイッチ32がオフ制御されると共にノイズシェーバ16内のデータがクリアされる。

ノイズシェーパ16は、-例として'ti、2図に示す ような一次のデルタシグマ変調器から成っている。第2 図において、16Aは加算器12の出力を一方の人力と する加算器、16日は加算器16日の出力を入力とする 積分器、16 Cは積分器16 Bの出力について正負を判 定して1ビツト量子化を行なう量子化器、16Dは量子 化器16Cの出力(ノイズシェーパ出力)を1サンプリ ング時間だけ遅延させて加算器18Aに他方の入力とし て供給する遅延素子である。ここで、加算器16A及び 積分器16Bにはそれぞれ所定ビット数のレジスタが含 まれており、遅延素子16Dはデータ保持機能を有する Dフリップフロップ等により構成される。従って、ノイ ズシェーパ16内のデータをクリアするには、検出出力 NS= "1"に応じて加算器16Aのレジスタ、積分器 16日のレジスタ、遅延素子16日のDフリップフロッ プ等をクリアすればよい。

制御スイッチ32がオフ状態になると、加算器12では 交流波形信号りの加算が停止されるので、加算器12の 出力A+ (すなわちノイズシェーパ人力) は無信号 状態となる。このとき、ノイズシェーバ16内の全デー タは、上記したようにクリアされる。従フて、ノイズシェーパ16が帰還動作をしても、ゼロの情報が戻るだけ で、レジスタ内容は常に同じゼロ状態を続ける。すなわ

ち、ノイズシェーパ16は、内部が動作していないのと 等価な状態となり、出力に含まれるノイズは極小となる から、無信号時のS/N比は最良となる。

検出回路30がフィルタ10の出力Aに基づいてディジタル信号有りを検出すると、検出出力NSが"0"となり、これに応じて制御スイッチ32はオン制御され且つノイズシェーパ16は正常動作可能となる。この結果、ノイズシェーパ入力としてのディジタル信号にはデイザー14からの交流波形信号りが加算器12により混合されるから、ノイズシェーパ16では、直流レベルに対応したディジタル信号が到来してもリミットサイクルが発生しない。

なお、第1図の回路では、制御スイッチ32を設ける代りに、デイザー14の動作を検出出力NSの"1"又は"0"に応じてそれぞれオフ又はオン制御するようにしてもよい。

第3図は、この発明の他の実施例によるリミットサイクル防止回路を示すもので、この回路は、第1図のものとはデイザー14Aをその出力が徐々に立下り且つ徐々に立上るように構成した点で異なるもので、その他の構成 20は第1図のものと同様である。

検出回路30がフィルタ10の出力Aに基づいて例えば344図のt1のタイミングでディジタル信号無しを検出すると、検出出力NSが"1"となり、これに応じて計数制御回路40がアップ/ダウンカウンタ42は、1J1のパルス発生器44からのパルスCPのダウン計数をt1のタイミングから開始する。カウンタ42は、一例として最上位ビットが符号ビット(+="0")である6ビツトのものであり、計数値は第4図に示すようにrol1111」からro OOO00」に向けて変化する。なお、検出出力NS-"1"に応じてノイズシェーバ16内の全データがクリアされることは第1図及び第2図で述べたと同様である。

カウンタ42の計数値が例えば第4図のt2のタイミングで最小値rooooOJに達すると、計数制御回路40がこれを検知してカウンタ42に計数停止指令を与える。このため、カウンタ42は計数値ゼロの状態で停止する。

ところで、カウンタ42のダウン計数中には、計数出力 CNTが制御スイッチ46を介して符号反転回路50又はオア回路52に供給される。ここで、制御スイッチ46は、デイザー周波数に対応する周期で第2のパルス発生器48から発生されるデイザーパルスDPの1"又は0″にそれぞれ応じて接点のa又はbに切換わるもので、接点aを通じてオア回路50に計数出力CNTをそのまま供給し、接点す及び符号反転回路50を介してオア回路52に計数出力CNTを符号反転したもの(r100000J~r1 11111J)を供給するようになっている。従って、オア回路52の出力としては、

!S4図のt、 $\sim t2の区間に示すように値が正負の最大値<math>\pm M$ から最小値0に向けて徐々に減少するようなディジタル形式の交流波形信号DSが得られ、この信号DSが加算器12に供給される。このように交流波形信号DSの振幅値を徐々に減少させると、第1図に示したように急激に減少させた場合に比べてデイザー機能オフ時のノイズが低減される。

検出回路30がフィルタ10の出力Aに基づいて例えば 第4図のt、のタイミングでディジタル信号有りを検出 すると、検出出力NSが"0"となり、これに応じて計 数制御回路40がカウンタ42にアップ計数指令を与え る。このため、カウンタ42は、パルスCPのアップ計 数をt3のタイミングから開始し、その計数値はro OOOOJからroll1111Jに向けて変化する。 カウンタ42の計数値が例えば第4図のt4のタイミン グで最大値roll111Jに達すると、計数制御回路 40がこれを検知してカウンタ42に計数停止指令を与 える。このため、カウンタ42は最大計数値の状態で停 止する。

上記のようなカウンタ42のアップ計数中には、計数出力CNTが制御スイッチ46により符号反転回路50又はオア回路52にダウン計数の場合と同様に切換え供給され、符号反転回路50の出力もオア回路52に供給される。従って、オア回路52の出力としては、第4図のt、~t4の区間に示すように値が0から正負の最大値±Mに向けて徐々に増大するようなディジタル形式の交流波形信号DSが得られ、この信号DSが加算器12に供給される。このように交流波形信号DSの振幅値を徐々に増大させると、第1図に示したように急激に増大させた場合に比べてデイザー機能オン時のノイズが低減される。

第4図において、tlより前又はt4より後ではカウンタ42の最大計数値に対応した一定振幅の交流波形信号DSにより通常のデイザー機能が得られる。また、t2~t3の区間は、カウンタ42の最小計数値に対応して信号DSのレベルがゼロであり、デイザー機能は停止状態である。なお、カウンタ42は、必ずしも最小値又は最大値を検知して停止させる必要はなく、信号DSに関する所望の最大又は最小振幅レベルにそれぞれ対応して40 適当な上限値又は下限値を設定し、その設定値を検知して停止させるようにしてもよい。

第3図の回路において、パルス発生器44及び48は、 第5図のクロック発生器20からのクロック信号 \$\rightarrow\$ 分周してパルスを発生する分周回路で構成してもよい。 [発明の効果]

以上のように、この発明によれば、ノイズシェーパの入力としてのディジタル信号の有無を検出し、信号無しのときはデイザー機能を停止し且つノイズシェーパ内のデータをクリアするようにしたので、無信号時にノイズシェーパ出力に含まれるノイズを大幅に低減でき、無信号

30

時のS/N比を120dB以上に向上可能となる効果が得られるものである。

その上、リミットサイクル防止用の交流波形信号の振幅 値をデイザー機能のオン/オフの際に徐々に変更制御す ると、オン/オフに伴うノイズを低減でき、一層の低ノ イズ化が可能となる効果も得られる。

【図面の簡単な説明】

第1図は、この発明の一実施例によるリミットサイクル 防止回路を示す回路図、

第2図は、ノイズシェーパ16の一構成例を示す回路図 10

第3図は、この発明の他の実施例によるリミットサイク ル防止回路を示す回路図、

第4図は、デイザー出力DSの値の変化を示す波形図、

第5図は、従来のDA変換装置を示すブロック図、

第6図は、ノイズシェーパ出力Bのパワースペクトラムを示すグラフである。

10・・・ディジタルフィルタ、12・・・加算器、1

4°14A・・・デイザー16・・・ノイズシェーパ、

18・・・波形整形回路、20・・・クロック発生器、 2

22・・・ローパスフィルタ、30・・・無信号検出回

路、32.46・・・制御スイッチ、

40・・・計数制御回路、

42・・・アップ/ダウン

カウンタ、

50・・・符号反転回路。

出願人

ヤ

V

ハ

株

式

第2図(ノイズシーーバ16柑帽絢粉

⑩ 日本 国特許庁(JP)

① 特許出願公開

@ 公開特許公報(A) 平4-115722

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)4月16日

H 03 M 3/02

7259-5 J

審査請求 未請求 請求項の数 2 (全7頁)

◎発明の名称 DA変換装置

②特 頤 平2-235191

②出 願 平2(1990)9月5日

孝 之 @発明 者 香 髙 @発 明 者 本 目 光 弘 平 雅 ②発 明 者 @発明 郎 @発 明 者 岸井 達 也 @発 明 者 森田 久仁昭 勿出 顧 人 ヤマハ株式会社 弁理士 伊沢 敏昭 個代 理 人

静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内

静岡県浜松市中沢町10番1号 ヤマハ株式会社内 静岡県浜松市中沢町10番1号 ヤマハ株式会社内

静岡県浜松市中沢町10番1号 ヤマハ株式会社内

静岡県浜松市中沢町10番1号

明 訳 *

発明の名称 DA 変換装置

特許請求の範囲

1. (a) オーパーサンプリングされたマルチピットのディジタル入力をデルタシグマ変調することによりピット数の低下したディジタル信号を送出するノイズシェーパと、

- (b) このノイズシェーパでのリミットサイクル を防止すべく数ノイズシェーパの入力としての ディジタル信号にディジタル形式の交流液形信号 を加算する加算手段と、
- (c) 該記ノイズシェーバからのディジタル信号を訂記ディジタル入力に対応したアナログ出力に変換する変換手段とをそなえた D A 変換差量において、
- (d) 前記交流波形信号を加算すべきディジタル 信号の有無を検出する検出手段と、
 - (e) この検出手段の検出出力が信号無しを指示

するのに応答して前記交流波形信号の加算を停止 すると共に前記ノイズシェーバ内のデータをクリ アし、 鉄統出手段の検出出力が信号有りを指示す るのに応答して前記交流波形信号の加算を再開す る刻細手段と

を設けたことを特徴とするDA変換装置。

2. 前記制御手段は、前記交流波形信号の加算を停止する環誌交流波形信号の振幅値を徐々に減少させると共に、前記交流波形信号の加算を再開する 康談交流波形信号の振幅値を徐々に増大させるように構成されていることを特徴とする請求項1記 数のDA変換装置。

発明の群組な説明

【産業上の利用分野】

この発明は、オーバーサンプリング技術及びノイズシェーピング(デルタシグマ変襲)技術を利用したDA変換装置に関し、特にノイズシェーバでのリミットサイクルを防止する技術に関するものである。

特周平4-115722 (2)

[発明の概要]

この発明は、ノイズシェーバの入力としてのディジタル信号にディジタル形式の交流液形信号を加算してノイズシェーバでのリミットサイクルを防止する回路において、交流波形信号を加算すべきディジタル信号の有無を検出し、信号無しのときは交流波形信号の加算を停止すると共にノイズシェーバ内のデータをクリアすることにより無信号時のノイズ低減を図ったものである。

[従来の技術]

従来、オーバーサンブリング技術及びノイズ シェービング技術を利用したDA変換装置として は、第5 関に倒示したものが提案されている。

第 5 図において、10はマルチピットのディジタル入力 D I をオーパーサンブリングするディジタルフィルタ、12はフィルタ10からのマルチピットのディジタル信号 A を一方の入力とする加算器、14はディジタル形式の交流波形信号 D を加算器 12に他方の入力として供給するディザー、16 は加算器 12の加算出力としてのマルチピットのディジタ

ル信号 A : をデルタシグマ変調(微積分処理)することによりピット数の低下したディジタル信仰器)、18はノイズシェーバ (デルタシグマ変調器)、18はノイズシェーバ16からのディジタル信号 B を構成するバルスを整形用クロック信号に応じて対形整形する波形整形回路、20は周波数するシステムクロック信号 Φ s を登出力 C C C で換するローバスフィルタ(L P F)である。

一点鎖線ICで取込んだ回路部は、モノリシック又はハイブリッド形式の集積回路として構成され、1 パッケーシ内に配置されるもので、20 Aはクロック発生器20に対して外付けされる水晶振動子である。場合によっては、ディジタルフィルタ10及びその関連部分(破線で囲んだ部分)も含めて集積回路化が行なわれる。

ディジタル入力 D I は、一例として各サンブル 毎に18ピット (1 ワード) のデータを含む 拡形 データであり、データ送付周波数は44.1KHz であ

る。また、システムクロック信号 # *** の 周波数は、16.8 MHz であり、ディジタルフィルタ 10から ノイズシェーバ 16へのデータ送付用波数は、通常 f ** / 2 (例えば 8.45 MHz) である。

ノイズシェーバ16は、オーバーサンプリング DA変換においてオーバーサンプリング間 変数を下げるために設けられたものである。ノイズシェーバ16として 1 次又は 2 次のノイズシェーバ 出力 Bとしてパルス密度変調(ピットストリーム)出力が得られ、 3 次以上のノイズシェーバを用いた場合には出力 Bとしてパルス幅変調出力が得られる。

ノイズシェーバ16では、ディジタル信号がビット 数を下げた表現に変換されるが、このような変換によって生ずる製量はノイズとなり、高い周波数便減ほど大きくなる一方、注目する可能周波数等域内のノイズは満足な程度に低くなる。すなわち、第6回は、ノイズシェーバ16の理想出力のパワースペクトラムを示すもので、ノイズシェービングによるノイズパワーは、『 ** /* 2 の近傍の

高周波領域で最大である。また、佐周波領域の単 色の鋭いパワー成分 P。は、入力ディジタル信号 成分にサイン波となるものを与えた場合に得られ るものであり、パワー成分 P。は、システムク ロック信号 p。によるものである。

ノイズシェーバ出力Bには、ディジタル処理を受けた際のゆらぎにより理想状態に詰々のノイズが加わっているので、出力Bを直接しPF21でアナログ出力に変換するとノイズ成分により誤差が生する。そこで、ノイズシェーバ出力Bを被形を形回路18でシステムクロック信号す。に基づいて被形整形してからしPF21に供給することによりノイズ成分による慎差を軽減している。

加算器 12及びディザー 14は、ノイズシェーバ 18 においてリミットサイクルが発生するのを防止するために殴けられたものである。ノイズシェーバ 18 は、例えば第 2 図に示すような一次のデルタシグマ変調器により構成されるが、システムクロック 信号 ヴェが "1" "0" を経返すのに伴い出力データが入力側に負得過され、これに応じて

特閣平4-115722 (3)

競分器内のレジスタの内容が変化する。ノイズシェーバ入力として直流レベルに対応するディジタル信号が入力されると、直流レベルに応じた設置し関波数でレジスタの内容が変化し、出口でた交流が現われ、この交流がリミットサイクルの民波がリミットサイクルの周波数は、直流レベルがある。リミットサイクルは、DA変換に入ることもある。リミットサイクルは、DA変換にとっては、不要な発掘が出力に加わるのである。

第 5 図の回路では、リミットサイクルを防止するため、加算器 12 においてディジタル信号 A に対してディザー 14 からの交流波形信号 D を加算して直流成分をかき乱し、それによってリミットサイクルのエネルギーが一周波数に集中しないようにしている。交流波形信号 D としては、200~600 KRz位の用波数で-12~-2048位のレベルの方形波信号を用いるのが一般的である。

[発明が解決しようとする課題]

上記した従来のリミットサイクル防止技術によると、入力信号が無信号の状態でも加算器12には交流波形信号Dが加わっており、この信号Dが加算出力Aにとしてノイズシェーバ16に供給される。このため、ノイズシェーバ16の出力は、ノイズが増大し、無信号時のS/N比として12848以上を得ることは困難であった。

この発明の目的は、上記したようなオーバーサンプリング型DA変換装置において、無信号時のノイズを低減することにある。

[課題を解決するための手段]

この発用は、上記したようなオーバーサンプリング型DAX独装置において、リミットサイクル防止用の交流波形信号を加算すべきディジタル信号の有無を検出する検出手段と、この検出手段の検出力が信号無しを指示すると共に前記ノイのを交流波形信号の加算を停止すると共に前記ノイを対し、数検出手段の記述が信号の加算を再開する創御手段とを数けた

ことを特徴とするものである。

このような機成において、制御手段は、前配交流波形信号の加算を停止する際数交流波形信号の 扱編値を徐々に減少させると共に、前配交流波形 信号の加算を再関する際数交流波形信号の振幅値 を徐々に増大させるように構成してもよい。

(作用)

この発明の構成によれば、ディジタル信号が無信号の状態になると、検出手段からの検出出力に基づいて制御手段が交流波形信号の加算を停止すると共にノイズシェーバ内のデータをクリアする。従って、ノイズシェーバ内で帰還動作が行なわれても、レジスタ内容は常にゼロ状態となり、ノイズは極小となる。

この後、ディジタル信号が有信号の状態になると、検出手段からの検出出力に応じて制御手段が交流波形信号の加算を再開する。このため、ディジタル信号として直流レベルに対応したものが入力されてもリミットサイクルは発生しない。

また、上記したように交流被形信号の加算停止

及び加算再開の際に交流被形信号の振幅値を徐々 に変更制御すると、ディザー動作のオン/オフに 件うノイズ発生を回避でき、一層の低ノイズ化を 達成できる。

[実施例]

第1図は、この発明の一実施例によるリミット サイクル防止回路を示すもので、第5図と同様の 部分には同様の符号を付して詳細な説明を省略する。

第1図の回路の特徴とするところは、ディジタルフィルタ10の出力 A を入力とする無信号被出回路36を設けると共に交流被形信号 D の通路に制御スイッチ32を設け、検出回路30からの検出出力N S に応じて制御スイッチ32及びノイズシェーバ16を制御するようにしたことである。

校出回路30がフィルタ10の出力 A に基づいてディタタル信号無しを検出すると、検出出力 N S が "1" になり、これに応じて創御スイッチ32がオフ制御されると共にノイズシューバ16内のデータがクリアされる。

特閒平4-115722 (4)

ノイズシェーバルは、一併として第2図に示す ような一次のデルタシグマ変調器から成ってい る。第2図において、18Aは加算器12の出力を 一方の入力とする加算器、15Bは加算器16Aの出 カを入力とする積分器、18Cは積分器16Bの出力 について正負を判定して1ピット量子化を行なう 量子化器、18Dは量子化器18Cの出力(ノイズ シェース出力)を1サンプリング時間だけ遅延さ せて加算器18Aに他方の入力として供給する選延 素子である。ここで、加算器16A及び積分器16B にはそれぞれ所定ピット数のレジスタが含まれて おり、遅延素子18Dはデータ保持機能を有する Dフリップフロップ等により構成される。従っ て、ノイズシェーパ18内のデータをクリアするに は、検出出力 N S = "1" に応じて加算器18Aの レジスタ、積分器18Bのレジスタ、遅延素子15D のDフリップフロップ等をクリアすればよい。

制御スイッチ32がオフ状態になると、加算器12では交流波形信号 D の加算が停止されるので、 加算器12の出力 A z (すなわちノイズシェーバ 入力)は無信号状態となる。このとを、ノイズシェーバ16内の全データは、上記したようにクリアされる。従って、ノイズシェーバ16が帰還動作をしても、ゼロの情報が戻るだけで、レジスタ内容は常に同じゼロ状態を続ける。すなわち、ノイズシェーバ16は、内部が動作していないのと等値な状態となり、出力に含まれるノイズは極小となるから、無信号時のS/N比は最良となる。

検出回路30がフィルタ10の出力 A に基づいてディジタル信号有りを検出すると、検出出力 N S が "0" となり、これに応じて制御スイッチ32はオン制御され且つノイズシェーバ15は正常動作可能となる。この結果、ノイズジェーバ入力としてのディジタル信号にはディザー14からの交流を形信号 D が加算器12により混合されるから、ノイズシェーバ16では、直渡レベルに対応したディジタル信号が到来してもリミットサイクルが発生しない。

なお、第1図の回路では、制御スイッチ32を設ける代りに、ディザー14の動作を検出出力NSの

"1"又は"0"に応じてそれぞれオフ又はオン 制御するようにしてもよい。

第3図は、この発明の他の実施例によるリミットサイクル防止回路を示すもので、この回路は、第1図のものとはディザー14Aをその出力が徐々に立下り且つ徐々に立上るように構成した点で異なるもので、その他の構成は第1図のものと同様である。

検出回路30がフィルタ10の出力 A に基づいて倒えば第4図のも、のタイミングでディジタル信号 無しを検出すると、検出出力 N S が "1" となり、これに応じて計数制毎回路40がアップ/ジウンカウンタ42は、第1のバルス発生器44からのパルス C P のダウン計数をも、のタイミングから関始する。カウンタ42は、一例として最ピットが符号ピット(+ = "0")である6 ピットが符号ピット(+ = "0")である6 ピットが符号ピット(+ = "0")である6 ピットが符号ピット(+ = "0")である6 ピットが符号ピット(+ = "0")である6 ピットのものであり、計数値は第4 図に示すよりに「0 1 1 1 1 1 」から「0 0 0 0 0 0 0 0 」に向けて変化する。なお、検出出力 N S = "1" に応じて

ノイズシェーパ16内の金データがクリアされることは第1図及び第2図で述べたと同様である。

カウンタ42の計数値が例えば第4図のも2のタイミングで最小値「00000」に達すると、計数制御回路40がこれを検知してカウンタ42に計数停止指令を与える。このため、カウンタ42は計数値ゼロの状態で停止する。

ところで、カウンタ42のダケン計数中には、 計数出力CNTが制御スイッチ46を介して符号で、 制数出力CNTが制御スイッチ46を介してここで、 制御スイッチ46は、ディザー周波数に対応を対応の のバルス発生器48から発生されるです。 ザーバルスDPの 1 2 又は 0 0 にそそれれ ででは、近になっていた。 を供給し、接点り及び符号反転回路50をしたもの は、対応になっている。 従って、オア回路52に計数出力CNTを符号反転しての で「100000」~「11111」)を は、でして、オア回路52に計数出力CNTを行号反転したも は、でして、オア回路52に計数出力CNTを行号になっての は、でしている。 従って、オア回路52の出力になって、 するようになっている。 でしては、 第4因のも、 でもまるでは、 のとしては、 第4因のも、 でもまるでは、 のとしては、 第4因のも、 でもまるでは、 のとしては、 第4因のも、 のとしては、 第4日のも、 のとしては、 の

特開平4-115722 (5)

うに値が正負の最大値± M から最小値 0 に向けて徐々に減少するようなディジタル形式の交流波形信号 D S が初算器 12 に供給される。このように交流波形信号 D S の損幅値を徐々に減少させると、第 1 図に示したように急徴に減少させた場合に比べてディザー機能オフ時のノイズが低減される。

検出回路30がフィルタ10の出力 A に基づいて例えば第4図の t。のタイミングでディジタル信号有りを検出すると、検出出力 N S が "0" となり、これに応じて計数制御回路40がカウンタ42にアップ計数指令を与える。このため、カウンタ42は、パルス C P のアップ計数を t。のタイミングから開始し、その計数値は「00000」から「011111」に向けて変化する。

カウンタ42の計数値が例えば第4図のも。のタイミングで最大値「011111」に達すると、計数制如回路40がこれを検知してカウンタ42に計数停止指令を与える。このため、カウンタ42は最大計数値の状態で停止する。

に切換え供給され、符号反転回路50の出力も32の出力も52の出力も52の出力も52の出力も52の出力も52の出力も52の出力を52の出路52の出路52の出路52の出路では、第4図のもよりをはまりは12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に出路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12に対路を12

上記のようなカウンタ42のアップ計数中には、

計数出力CNTが制御スイッチ46により符号反転

回路50又はオア回路52にダウン計数の場合と同様

第4 図において、 t 』より前又は t 4 より後ではカウンタ 42の最大計数値に対応した一定振経の交流波形信号 D S により通常のディザー機能が得られる。また、 t 2 ~ t 2 の区間は、カウンタ 42 の最小計数値に対応して信号 D S のレベルがゼロであり、ディザー機能は停止状態である。なお、カウンタ 42 は、必ずしも最小値又は最大値を検知

して停止させる必要はなく、信号DSに関する所望の最大又は最小振幅レベルにそれぞれ対応して適当な上限値又は下限値を設定し、その設定値を検知して停止させるようにしてもよい。

第3図の回路において、バルス発生器44及び48 は、第5図のクロック発生器20からのクロック信 号 o s を分周してバルスを発生する分周回路で構 成してもよい。

[発明の効果]

以上のように、この発明によれば、ノイズシェーバの入力としてのディヴタル信号の有無を検出し、信号無しのときはディザー機能を停止し且つノイズシェーバ内のデータをクリアするようにしたので、無信号時にノイズシェーバ出力に合まれるノイズを大幅に低減でき、無信号時のS/N比を120dB以上に向上可能となる効果が得られるものである。

その上、リミットサイクル防止用の交換被形信 号の振幅値をディザー機能のオン/オフの際に 徐々に変更制御すると、オン/オフに伴うノイズ を低級でき、一層の低ノイズ化が可能となる効果 も得られる。

図面の簡単な説明

第1 図は、この発明の一実施例によるリミット サイクル防止回路を示す回路図、

第2図は、ノイズシェーバ I 8の一構成例を示す 回路図、

第3図は、この発明の他の実施例によるリミットサイクル防止回路を示す回路図、

第4図は、ディザー出力 DSの値の変化を示す ・ 被形図、

第5図は、従来のDA変換装置を示すブロック図、

第 6 図は、ノイズシェーバ出力 B のパワースペクトラムを示すグラフである。


16 - ディジタルフィルタ、12 - 加算器、14. 14 A - ディザー、16 - ノイズシェーバ、18 - 被形整形回路、20 - クロック発生器、22 - ローバスフィルタ、36 - 無信号検出回路、32,46 - 制御ス

特圍平4-115722 (6)


イッチ、40m 計数制御回路、42m アップ/ダウン カウンタ、50m 符号反転回路。

出順人 ヤマハ株式会社


代理人 弁理士 伊 沢 敏 昭



節 | 図(一実施別)




第 2 関レイズシューペ16の場だ60



Best Available Copy


特閣平4-115722 (7)



Pb Pb

第 4 図(DS種の変化)

第 6 図(出力Bのパワースペクトラム)



第 5 図(従来のDA変換表置)